岗位职责：

1、负责搭建与维护RISC-V模块级和SOC系统级验证环境；

2、负责主流RIsc-V profiles的指令集架构(IsSA)合规性验证以及cPu微架构验证；

3、参与验证计划制定，开发标准化测试用例库，执行每日/每周回归测试，跟踪bug全生命周期(提交、定位、修复验证)；

4、负责门级后仿真验证，配合后端团队完成时序收敛相关验证；

5、与架构、RTL设计、后端、软件(编译器/os)、系统团队紧密合作，快速定位并解决验证中发现的跨域问题。

 

岗位要求:

1、硕士及以上学历，微电子、集成电路、电子信息工程等相关专业，3-5年相关工作经验；

2、精通systemVerilog语言及UvM验证方法学，能独立搭建百万门级以上cPu验证平台；

3、熟悉仿真流程及主流EDA工具(如Vcs门级仿真、时序反标)；

4、掌握覆盖率分析方法及工具；

5、熟练使用仿真调试工具(verdi、DvE、Simvision),能通过波形/日志快速定位RTL或验证平台问题；

6、精通Python/Peri等脚本语言，用于自动化测试、结果分析、回归管理；

7、熟悉芯片开发全流程,了解RTL设计、综合、形式验证(Formal)、STA、DFT、低功耗设计者优先；

8、具备以下经验者优先:a)有CPU核验证经验; b)有NPU验证经验。